【分　 类】 化工与理学
【关 键 词】 电容式加速度计，厚膜混合集成，丝网印刷，再回流焊，金丝键合
【来 　源】 互联网
【收　 录】 中文学术期刊网

正文：
摘要：为了减小电容式加速度计的体积，提高检测精度、扩展应用范围，采用厚膜混合集成工艺，将检测电路和电容式加速度计敏感单元集成于一体。详细介绍了厚膜混合集成工艺的版图设计和制作过程，并介绍了制作工艺中的各道工序。最后用UP-16封装形式，对厚膜混合集成电容式加速度计进行了封装，经过与原电路比较后可知经厚膜混合集成后，体积大大减小，经封装后通过金属外壳接地，也提高了抗干扰能力。
关键词：电容式加速度计，厚膜混合集成，丝网印刷，再回流焊，金丝键合
中图分类号：TN452    文献标识码：A
Thick film mixture integrated capacitance accelerometer
Abstract: In order to reduce capacitive accelerometer volume, improve detection accuracy, expand the scope of application, using thick-film hybrid intergrated technology, integrated detect circuit and capacitive accelerometer sensitive part in one unit. Details of thick-film hybrid integrated process of layout design and production process, and the production process of the various procedures. Finally, UP-16 package be used to package the thick-film hybrid integrated capacitive accelerometer, after comparison with the original circuit, we can see by the thick-film hybrid integration, the volume is greatly reduced, the package through metal casing grounding, but also enhanced the anti-interference ability.
Key words: capacitive accelerometer, thick-film hybrid intergrated, silk screen press, refluence solder, spun gold bonding
0 引言
[1]电容式加速度计具有温漂小、精度高、制作简单等优点，是微机械加速度计的发展方向^[1]。目前国内的电容式加速度计表头加工工艺已基本成熟，但处理电路一般采用分立元件来实现，通常在PCB板上制作，其分布电容和寄生电容较大，影响了测试精度。也有部分使用ASIC实现的，但造价较高，不利于推广。本文采用厚膜集成工艺制作了加速度传感器，其体积较小、成本较低，且能提高检测精度和抗干扰能力。
1 电容式加速度传感器的厚膜混合集成版图
对所设计的梳齿电容式加速度计的检测电路，已在PCB板上验证其线性度和可靠性，并与表头一起进行厚膜混合集成，来减小体积、提高其测试精度。版图设计是根据电路的要求在保证性能的基础上进行设计的。基片采用23mm×17mm的陶瓷基片,它的主要成分是。下层导体浆料用钯银浆料，焊点用钯银浆料,它的可焊性好。上层键合导体用铂钯银浆料，能用于金丝键合。厚膜电阻采用由金属氧化物半导体材料制成的玻璃釉电阻器,它是由、和玻璃釉组成,阻值范围较宽,性能比较稳定。
其厚膜集成的总体版图如图1所示，共有三层。

 
 
 
 
 
 
(1)总体版图        （2）导体层         （3）介质层           （4）焊接层
图1  电容式加速度计的设计版图
第一层为导体层，采用正光刻胶制作，印刷下层导线。
第二层为介质层，用负光刻胶制作，用于印刷起隔离作用的介质，其上的漏印部分，连接上下层导体，起过孔的作用。
第三层为导体层，即焊接层，大片的导体面积用于贴装有源器件，能起到散热的作用。
2、厚膜混合集成电容式加速度传感器工艺
厚膜混合集成电路元器件制造技术简要流程如图2所示^[2]：
 

原料

浆料

烧结

封装测试

参数微调

基板

掩模

印刷

丝网

   图2  厚膜器件制作流程图
厚膜混合集成电路是采用丝网印刷、高温烧结成膜、再流焊接、金丝键合等技术，将组成电路的电子元器件以膜或键合、贴装的形式制作在绝缘基片上所构成的集成电路^[3]。印刷和烧结是厚膜技术中最基本的，也是保证厚膜重现性的最重要成膜技术。
2.1 丝网印刷工序
厚膜电路是用丝网印刷工艺产生的，丝网印刷是非常关键的工艺之一，其对电路的影响非常大^[4]。本电路的丝网印刷过程为先印刷第一层导体，然后印刷介质层，最后印刷上层导体，通孔导体可以用单独的丝网和独立的工艺步骤印刷充入，这能使上表面平整。介质层常会产生针孔，故习惯上介质层要印两次，能避免产生针孔，防止介质层击穿导致导体短路^[5]。
2.2 烧结工序

 1/2    1 2 下一页 尾页