摘要：为了减小电容式加速度计的体积，提高检测精度、扩展应用范围，采用厚膜混合集成工艺，将检测电路和电容式加速度计敏感单元集成于一体。详细介绍了厚膜混合集成工艺的版图设计和制作过程，并介绍了制作工艺中的各道工序。最后用UP-16封装形式，对厚膜混合集成电容式加速度计进行了封装，经过与原电路比较后可知经厚膜混合集成后，体积大大减小，经封装后通过金属外壳接地，也提高了抗干扰能力。
关键词：电容式加速度计，厚膜混合集成，丝网印刷，再回流焊，金丝键合
中图分类号：TN452
文献标识码：A
Thick film mixture integrated capacitance accelerometer
Abstract: In order to reduce capacitive accelerometer volume, improve detection accuracy, expand the scope of application, using thick-film hybrid intergrated technology, integrated detect circuit and capacitive accelerometer sensitive part in one unit. Details of thick-film hybrid integrated process of layout design and production process, and the production process of the various procedures. Finally, UP-16 package be used to package the thick-film hybrid integrated capacitive accelerometer, after comparison with the original circuit, we can see by the thick-film hybrid integration, the volume is greatly reduced, the package through metal casing grounding, but also enhanced the anti-interference ability.
Key words: capacitive accelerometer, thick-film hybrid intergrated, silk screen press, refluence solder, spun gold bonding
0 引言
[1]电容式加速度计具有温漂小、精度高、制作简单等优点，是微机械加速度计的发展方向
[1]。目前国内的电容式加速度计表头加工工艺已基本成熟，但处理电路一般采用分立元件来实现，通常在PCB板上制作，其分布电容和寄生电容较大，影响了测试精度。也有部分使用ASIC实现的，但造价较高，不利于推广。本文采用厚膜集成工艺制作了加速度传感器，其体积较小、成本较低，且能提高检测精度和抗干扰能力。
1 电容式加速度传感器的厚膜混合集成版图
对所设计的梳齿电容式加速度计的检测电路，已在PCB板上验证其线性度和可靠性，并与表头一起进行厚膜混合集成，来减小体积、提高其测试精度。版图设计是根据电路的要求在保证性能的基础上进行设计的。基片采用23mm×17mm的陶瓷基片,它的主要成分是
。下层导体浆料用钯银浆料，焊点用钯银浆料,它的可焊性好。上层键合导体用铂钯银浆料，能用于金丝键合。厚膜电阻采用由金属氧化物半导体材料制成的玻璃釉电阻器,它是由
、
和玻璃釉组成,阻值范围较宽,性能比较稳定。
其厚膜集成的总体版图如图1所示，共有三层。
(1)总体版图 （2）导体层 （3）介质层 （4）焊接层
图1 电容式加速度计的设计版图
第一层为导体层，采用正光刻胶制作，印刷下层导线。
第二层为介质层，用负光刻胶制作，用于印刷起隔离作用的介质，其上的漏印部分，连接上下层导体，起过孔的作用。
第三层为导体层，即焊接层，大片的导体面积用于贴装有源器件，能起到散热的作用。
2、厚膜混合集成电容式加速度传感器工艺
厚膜混合集成电路元器件制造技术简要流程如图2所示
[2]：
图2 厚膜器件制作流程图
厚膜混合集成电路是采用丝网印刷、高温烧结成膜、再流焊接、金丝键合等技术，将组成电路的电子元器件以膜或键合、贴装的形式制作在绝缘基片上所构成的集成电路
[3]。印刷和烧结是厚膜技术中最基本的，也是保证厚膜重现性的最重要成膜技术。
2.1 丝网印刷工序
厚膜电路是用丝网印刷工艺产生的，丝网印刷是非常关键的工艺之一，其对电路的影响非常大
[4]。本电路的丝网印刷过程为先印刷第一层导体，然后印刷介质层，最后印刷上层导体，通孔导体可以用单独的丝网和独立的工艺步骤印刷充入，这能使上表面平整。介质层常会产生针孔，故习惯上介质层要印两次，能避免产生针孔，防止介质层击穿导致导体短路
[5]。
2.2 烧结工序
丝网印刷后，要先在空气中流平5-10min，然后通过100-150
的带式炉，让其完全干燥，时间约10-20min，在此期间，有机溶剂挥发掉。干燥以后，基片被送入有几个温区的高温带式炉进行烧结。
烧结曲线主要分为三个阶段或温区。在炉子的第一部分，暂时性的有机结合剂在空气中氧化分解而被去掉。未能完全去掉的结合剂会形成氮化淀积，陷在浆料中，会改变最后产品的电性能和物理性能。在中间的温区，使永久性的结合剂（玻璃）熔化，湿润基片和功能材料颗粒的表面。基片中的有些玻璃成分，也发生软化和熔化，引起它和浆料中的玻璃料熔合。在第三温区中，功能颗粒被烧掉，且与玻璃料一起固定在基片上。
2.3 再流焊接工序
在厚膜混合集成电路的组装中，有源和无源分立元器件可黏结到基板或功能材料层上。其黏结方法有很多种，常见的有锡焊和共熔焊，其中锡焊是最常用的。在厚膜电路上使用焊料时，要考虑导体的可焊性和抗焊能力。
焊接技术的完整性主要取决于焊料在接触表面的再流。焊料在结合表面的这种再流有焊料的润湿能力决定，它直接与适当温度范围内的具体温度下的保温时间和设定的具体温度有关，再流焊焊接曲线如下：
再流焊的炉温曲线由具有不同定时的三个不同温度阶段构成。自然温热时间、预加热或保温时间、峰值温度焊锡再流时间。预加热从120～150℃区间的时间长度建议在45～150s之间。焊锡再流时间段要求温度以1.0～4.0℃/s的速度快速升高到峰值再流时间。峰值温度通常设定为高于熔化温度20～50℃。
2.4 键合工序
在芯片器件被贴到基片上以后，必须对它们电气互连，以便使它们具备电路的功能。将芯片上的电路图案与基片上的电路图案互连是混合电路制造中的重要步骤之一。对于裸芯片到基片上的互连，大量的仍是用线焊，它们有三种方法：热压、超声和热声焊
[6]。
金丝球焊是最常用的引线键合技术，现在有90％的键合都采用金丝球焊
[7]。用金丝球焊接机键和后的双运放如图8所示。
图3 键合后的双运放
3电容式加速度传感器的封装
所选用的是直插式平底外壳封装，封装形式为UP2523-16。其适用于厚、薄膜混合集成电路封装，适合插入式组装；封盖方式采用高可靠平行缝焊工艺；壳体材料采用可伐合金,可获得优良的气密性和热匹配性
[8]。
经厚膜混合集成后的电容式加速度传感器，能大大减小电路的体积，图4为封装前后的电路对比。
图4 封装前后的电容式加速度传感器的对照图
参考文献：
[1] Xuesong Jiang, Feiyue Wang, Michael Kraft, Bernhard E. Boser. An integrated surface micromachined capacitive accelerometer with
resolution. Solid-State Sensor, Actuator and Microsystems Workshop Hilton Head Island, South Carolina, June 2-6, 2002：202—205
[2] 李凯瑞,恩洛[美]著,朱瑞廉译. 混合微电路技术手册. 北京:电子工业出版社,2004
[3] 侯翠群.厚膜混合集成电路可靠性分析与提高：[学位论文]. 南京：南京理工大学，2001
[4] 吉向东，杨纪青，王汉忠。
掺杂
厚膜的制备及其气敏性能研究。郑州轻工业学院学报(自然科学版) 2000，15（4）：56-58
[5] 熊祥玉.丝网印刷与厚膜IC技术.电子工业技术.2001，22（3）：113～115
[6] 侯育增. SPC技术在厚膜混合集成电路工艺中的应用.集成电路通讯. 2008，26（2）：32-36
[7] 马鑫,何小琦. 集成电路内引线键合工艺材料失效机制及可靠性[J]. 电子工艺技术,2001,22(5):185－190
[8] 中国电子学会生产技术学分会丛书编委会组编. 微电子封装技术. 合肥:中国科学技术大学出版社,2003
